书籍介绍

VHDL数字电路设计教程简介

自从VHDL在1987年成为IEEE标准之后，就因其在电路模型建立、仿真、综合等方面的强大功能而被广泛用于复杂数字逻辑电路的设计中。本书共分为三个基本组成部分，首先详细介绍VHDL语言的背景知识、基本语法结构和VHDL代码的编写方法；然后介绍VHDL电路单元库的结构和使用方法，以及如何将新的设计加入到现有的或自己新建立的单元库中，以便于进行代码的分割、共享和重用；最后介绍PLD和FPGA的发展历史、主流厂商所提供的开发环境的使用方法。本书在内容结构的组织上有独特之处，例如将并发描述语句、顺序描述语句、数据类型与运算操作符和属性等独立成章，使读者更容易清晰准确地掌握这些重要内容。本书注重设计实践，给出了大量完整设计实例的电路图、相关基本概念、电路工作原理以及仿真结果，从而将VHDL语法学习和如何采用它进行电路设计有机地结合在一起。
本书适合通信工程、电子工程及相关专业的高年级本科生作为教材使用，同时也可以作为进行可编程逻辑器件应用开发的培训教材。

作者简介
Volnei A.Pedroni：在美国加利福尼亚理工学院获得电子工程博士学位，目前在巴西联邦技术教育中心担任教授。

目录
第—部分 电路设计
第1章 引言
1.1 关于VHDL
1.2 设计流程
1.3 EDA工具
1.4 从VHDL代码到电路的转化
1.5 设计实例
第2章 VHDL代码结构
2.1 VHDL代码基本单元
2.2 库声明
2.3 实体
2.4 构造体
2.5 例题
2.6 习题
第3章 数据类型
3.1 预定义的数据类型
3.2 用户定义的数据类型
3.3 子类型
3.4 数组
3.5 端口数组
3.6 记录类型
3.7 有符号数和无符号数
3.8 数据类型转换
3.9 小结
3.10 例题
3.11 习题
第4章 运算操作符和属性
4.1 运算操作符
4.2 属性
4.3 用户自定义属性
4.4 操作符扩展
4.5 通用属性语句
4.6 设计实例
4.7 小结
4.8 习题
第5章 并发代码
5.1 并发执行和顺序执行
5.2 使用运算操作符
5.3 WHEN语句
5.4 GENERATE语句
5.5 块语句
5.6 习题
第6章 顺序代码
6.1 进程
6.2 信号和变量
6.3 IF语句
6.4 WAIT语句
6.5 CASE语句
6.6 LOOP语句
6.7 CASE语句和IF语句的比较
6.8 CASE语句和WHEN语句的比较
6.9 同步时序电路中的时钟问题
6.10 使用顺序代码设计组合逻辑电路
6.11 习题
第7章 信号和变量
7.1 常量
7.2 信号
7.3 变量
7.4 信号和变量的比较
7.5 寄存器的数量
7.6 习题
第8章 状态机
8.1 引言
8.2 设计风格#1
8.3 设计风格#2
8.4 状态机编码风格：二进制编码和独热编码
8.5 习题
第9章 典型电路设计分析
9.1 桶形移位寄存器
9.2 有符号数比较器和无符号数比较器
9.3 逐级进位和超前进位加法器
9.4 定点除法
9.5 自动售货机控制器
9.6 串行数据接收器
9.7 并/串变换器
9.8 一个7段显示器的应用例题
9.9 信号发生器
9.10 存储器设计
9.11 习题
第二部分 系统设计
第10章 包集和元件
10.1 概述
10.2 包集
10.3 元件
10.4 端口映射
10.5 GENERIC参数的映射
10.6 习题
第11章 函数和过程
11.1 函数
11.2 函数的存放
11.3 过程
11.4 过程的存放
11.5 函数与过程小结
11.6 断言语句
11.7 习题
第12章 系统设计实例分析
12.1 串一并型乘法器
12.2 并行乘法器
12.3 乘一累加电路
12.4 数字滤波器
12.5 神经网络
12.6 习题
附录A 可编程逻辑器件
附录B Xilinx ISE和M0delSim使用指南
附录C Altem MaxPlus II和Advanced Synthesis Software使用指南
附录D Altera Quartus II使用指南
VHDL保留字
参考文献