台积电的3nm比预想要晚，性能极其拉胯，性价比很低，可能连苹果都玩不起

yonica

近期台积电在IEDM 2022会议上发表的论文上称，采用N3和N5工艺的SRAM位单元大小为0.0199μm?和0.021μm?，仅缩小了约5%，而N3E工艺更糟糕，基本维持在0.021μm?，这意味着相比N5工艺几乎没有缩减。英特尔方面，Intel 7工艺的SRAM位单元大小为0.0312μm?，接下来的Intel 4工艺为0.024μm?。台积电针对密度优化的N3S工艺或许表现会更好一些，预计推出的时间是2024年，但如果想有较大突破，就要等未来的2nm制程节点，也就是说还要等上几年的时间。
  
现代的CPU、GPU和SoC在处理数据的时候都将SRAM用于各种缓存，尤其是针对人工智能（AI）和机器学习（ML）的工作负载，配备大容量缓存已成为趋势。展望未来，对缓存的需求只会增加，不过选择3nm制程节点并不能减少SRAM占用芯片的面积，且相比现有的5nm制程节点的工艺成本更高，也就是说高性能芯片的芯片尺寸增加，同时成本也在增加。这也就可以解释为什么台积电会在3nm制程节点推出FINFLEX技术，以缓解SRAM方面的问题。