5G技术的未来优化方向

shuffle521

5G三大应用场景中的URLLC，低延迟（即LL）是其关键特征之一。
虽然大牛厂商们会提供性能强大的协议栈芯片，但是，为了确保协议栈芯片辛辛苦苦省下来的时间不被浪费在业务时段，在业务算法的执行方面，必须采用性能符合低延迟要求的核心运算芯片。
在这个维度上，相比于CPU/DSP，FPGA由于其性能特征而具备先天的优势：
FPGA是用硬件直接实现算法，所以不需要如同CPU/DSP那样，在操作系统/多级存储器映射机制调度下访问片外存储器以读取算法指令序列。
FPGA实现算法的过程中，所需操作数存储在位于芯片内部的、硬件结构上紧邻算法执行模块的、可以由算法模块直接读取的大量分布式寄存器（以及几百上千个可以同时、独立访问的存储器块）之中，这一结构特征使其操作数存取机制极其简单且高效，不需要如同CPU/DSP那样，在操作系统/多级存储器映射机制调度下访问片外存储器/外部总线以读取运算过程涉及的数据、发出控制指令。
同时，FPGA的定时机制是以时钟周期为单位、在硬件底层进行控制的，其定时精度是纳秒级，比CPU、DSP高出几个数量级，算法执行模块的每一步运算都由专门的硬件、在确定的硬件调度/控制逻辑下完成，从而能够在算法执行阶段实现极为精确的延迟控制，不会出现操作系统（即使是RTOS）机制下的延迟量抖动问题。
另外，FPGA具备极其丰富的用户引脚，并且能够以硬件延迟实现对多种标准总线、主流芯片的接口，从而可以在多种/多片外围芯片之间实现高实时性（低延迟量、低延迟抖动量）互联，为传感器融合应用场景提供通用架构下性能最优的底层信号通路。
结论：
只要是适用于5G-URLLC的移动应用场景，只要场景主要控制流程中的反馈控制环路对核心运算芯片实时性提出了高要求，并且，只要同类场景下各具体方案的核心功能无法实现标准化、通用化（即，不适于基于ASIC实现），基于FPGA的方案必将成为承担业务模块底层运算+数据互联任务的最优解。