[技术讨论] 高干扰对VOLTE中MOS、接通和掉话的影响分析 [复制链接]

军衔等级：

电梯直达

1^# 大中小

发表于 2016-5-26 11:38:17 |只看该作者 |倒序浏览

最近工作需要作一篇高干扰对VOLTE中用户感知的影响方案，影响范围包括（接通、掉线和MOS值）。当然不仅仅局限于这些，还可以有更多内容，像RTP丢包、抖动和时延等等，但目前工作进度要求比较紧，只能先分析接通、掉线和MOS值了。
各位有没有好的方法或者思路可以一起来探讨一下？

GMT+8, 2024-11-28 08:44 , Processed in 0.079468 second(s), 15 queries , Gzip On.

回顶部

		自动登录	找回密码
密码			注册