通信人家园

 找回密码
 注册

只需一步,快速开始

短信验证,便捷登录

搜索

军衔等级:

  少校

注册:2012-4-66
跳转到指定楼层
1#
发表于 2012-10-24 11:46:26 |只看该作者 |倒序浏览
本帖最后由 TXRL 于 2012-10-24 11:50 编辑

锁相环(重定向自鎖相迴路)
锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制原理实现的频率及相位的同步技术,其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时,锁相环会检测到这种变化,并且通过其内部的反馈系统来调节输出频率,直到两者重新同步,这种同步又称为“锁相”(Phase-locked)。

应用领域

锁相环在众多领域有应用,如无线通信、数字电视、广播等。具体的应用范围包括但不限于:
无线通信系统收发模块 (Transceiver)
数据及时钟恢复电路 (Clock and Data Recovery - CDR)
频率综合电路 (Frequency synthesizer)
跳频通信 (Frequency-hopping spread spectrum - FHSS)
数字电视接收机

一个锁相环电路通常由以下模块构成:

鉴频鉴相器(PFD)(或鉴相器PD)
低通滤波器(LPF)
压控振荡器(VCO)
反馈回路(通常由一个分频器(Frequency divider)来实现)

Pll.png

每个模块的简单原理描述如下:


鉴频鉴相器: 对输入的参考信号和反馈回路的信号进行频率和相位的比较,输出一个代表两者差异的信号至低通滤波器。
低通滤波器: 将输入信号中的高频成分滤除,保留直流部分送至压控振荡器。
压控振荡器: 输出一个周期信号,其频率由输入电压所控制。
反馈回路 : 将压控振荡器输出的信号送回至鉴频鉴相器。通常压控振荡器的输出信号的频率大于参考信号的频率,因此需在此加入分频器以降低频率。


分类

按照实现技术,可以分为模拟锁相环(Analog PLL)和数字锁相环(Digital PLL)。
按照反馈回路,可以分为整数倍分频锁相环(Integer-N PLL)和分数倍分频锁相环(Fractional-N PLL)。
按照鉴频鉴相器的实现方式,可以分为电荷泵锁相环(Charge-Pump PLL)和非电荷泵锁相环。
按照环路的带宽,它可以分为宽带锁相环(Wide band loop PLL)和窄带锁相环(Narrow band loop PLL)。


性能指标

对于锁相环来说,最关键的性能是在于相位噪声(Phase noise)和动态性能(Dynamics)。
锁相环的相位噪声对通信系统的整体性能影响甚大,因此设计中对相位噪声的要求有具体而严格的指标要求。
锁相环的动态性能决定了它能够同步参考源的速度和精度,以及在多大范围内能够跟踪参考源。
锁相环的动态性能包括:锁定时间(Lock time),捕获范围(Capture range),锁定范围(Hold range)等。
另外,锁相环的稳定性指标包括:环路带宽(Loop bandwidth),相位裕度(Phase marge)等。





举报本楼

您需要登录后才可以回帖 登录 | 注册 |

手机版|C114 ( 沪ICP备12002291号-1 )|联系我们 |网站地图  

GMT+8, 2024-11-17 21:54 , Processed in 0.191323 second(s), 18 queries , Gzip On.

Copyright © 1999-2023 C114 All Rights Reserved

Discuz Licensed

回顶部