通信人家园

标题: Backplane Ethernet 简介 [查看完整版帖子] [打印本页]

时间: 2010-9-17 23:07

作者: h99110501 标题: Backplane Ethernet 简介

随着电子通信技术的高速发展，目前的总线带宽已经发展到10Gbps/40Gbps，正在100Gbps带宽迈进。XAUI/XLAUI、Interlaken、SPI4.1/SPI4.2、SPI5/SFI5等高速总线虽然能满足10Gbps/40Gbps带宽的需求，但这些总线都是板内总线，传输距离非常有限，一般局限在50cm以内。对于ATCA架构的高性能计算平台，由于需要很长的背板走线，这些总线已不能满足要求，为此，IEEE颁布了802.3ap标准，里面提出了Backplane Ethernet概念，提供10GBASE-KR, 40GBASE-KR4两种总线方案，最大传输距离可达1m (40 inch)。Backplane Ethernet结构如下图所示。

缩略语解释：
AN=AUTO-NEGOTIATION,自协商
GMII=GIGABIT MEDIA INDEPENDENT INTERFACE，吉比特媒体独立接口
MDI=MEDIUM DEPENDENT INTERFACE，媒体相关接口
PCS=PHYSICAL CODING SUBLAYER，物理编码子层
FEC=FORWARD ERROR CORRECTION，前向纠错
PHY=PHYSICAL LAYER DEVICE，物理层设备
PMA=PHYSICAL MEDIUM ATTACHMENT，物理媒体附属层
PMD=PHYSICAL MEDIUM DEPENDENT，物理媒体相关层
XGMII=10 GIGABIT MEDIA INDEPENDENT INTERFACE，10吉比特媒体独立接口

♦典型用法
在连接背板的接口板上，通过PHY芯片将10GBASE-KR/40GBASE-KR4转换为XFI或SFI总线后接SFP+或XFP光模块，目前具备该转换功能的PHY芯片有：
BCM8707(40GBASE-KR4àXAUI)+BCM8747(XAUIàSFI)
BCM8754(XFIàSFI)+MAX3804均衡器，放在接收端
BCM84064(40GBASE-KR4àXFI)
PM5422(40GBASE-KR4àXFI)
NLP3233

用法示意图如下所示(基于ATCA架构)

光模块的种类：
GBIC: Gigabit Interface Converter，个头比较大，直接焊接在PCB上，支持速率为1Gbps，目前已经被SFP替代。
SFP：Small Form-factor Pluggables，个头很小，是GBIC的替代产品，模块和插座分离，支持热插拔，使用非常方便，支持速率为1Gbps。
SFP+：同SFP类型，只是支持的速率提高到10Gbps。
XFP：XFP也是10Gbps光模块，跟SFP+相比，XFP内部多了CDR(Clock Data Recover)模块，个头比较大，SFP+个头小，里面没有CDR模块，此部分功能一般在PHY器件中实现。

SFI/XFI差别：
由上图可知，有些PHY器件支持XFI总线，有些支持SFI总线，这两者有什么差别的？
与XFI相比，SFI信号多了一个FEC功能。多模光纤长距离传输时，由于光色散作用，会增加数据误码，因此需要FEC功能进行前向纠错。所以，如果接口光模块只做短距离传输的话，直接用XFI总线接光模块即可。而对于需要长距离传输的光口，必须用SFI总线出光模块。

   ♦PHY模块中各层的功能

普通百兆/千兆/万兆以太网的PHY层模型中包含PCS子层、PMA子层、PMD子层和AN子层四个部分。

1.PCS子层的功能是编码/解码。
在发送方向，PCS子层将来自MAC层的数据进行编码，百兆/千兆以太网一般使用8B/10B编码，10GBASE-KX4使用的也是8B/10B编码，10GBASE-KR使用的是64B/66B编码，40GBASE-KR4使用的是40GBASE-R编码。接收方向正好相反，将来自线路上的数据进行解码后送给MAC层。
另外，在PCS子层的发送方向，还可完成碰撞检测，即在数据传输和接收同时发生时，需按标准规范和根据工作模式进行处理。在半双工工作模式下，发生碰撞时产生检测信号（COL: Collision Detection Signal），而在全双工工作模式下，不产生COL。
在接收方向，它能提供CRS载波检测信号（Carrier Sense Signal）和碰撞检出信号（Collision Detection Signal），用这两个控制信号实现对MII接口的控制与管理。

为何要编码？

编码的功能主要有四种：
1).转换密度
  保证数据流中有足够的信号转换。使接收端锁相环 ( PLL )能正常工作 ,避免接收端时钟漂移或同步丢失而引起数据丢失。
2).DC补偿
在高速的数据传输线路中 ,一般采用差分信号 ,需要直流分量尽量小 , 有DC补偿功能后 ,即链路中不会随着时间推移而出现DC偏移。
3). 检错
  编码采用冗余方式 ,将X位的数据和一些特殊字符按照特定的规则编码成Y位的数据(X<Y) ,根据这些规则 ,能检测出传输过程中发生错误的信息。
4). 特殊字符
编码中规定了一些特殊字符 ,可用作帧同步字符和其他的分隔符或控制字符。

2.PMA子层的功能是有：
1).链路监测（Link Monitoring）；
2).载波检测（Carrier Dete-cting）；
3).NRZI编/译码（NRZI En-coding/Decoding）；
4).发送时钟合成（Transmit Clock Synthesis）；
5).接收时钟恢复（Receive Clock Recovery）。
PMA发送子层（PMA Transmit Sublayer）从PCS子层接收串行比特流并且将其变换为NRZI格式（10Mbit/s不用），然后将其送入物理介质相关子层（PMD）。
PMA使用数字锁相环（PLL）合成技术，从时钟标准接口得到需要发送的时钟脉冲，并根据标准时钟接口的安排，得到不同的发送时钟值。
在PMA发送子层需进行NRZI（Non Return to Zero Invertel）编码，这是一种两电平的单极性（O和V）编码。用两电平之间的跃变表示数据“1”，无跃变表示“0”。在这里NRZI编码为将数据变换成MLT-3编码作了准备。

PMA接收子层主要完成下面两个功能：
1).NRZI译码（NRZI Dcoding）（10Mbit/s不用）,即将从PMD子层接收的串行bit流进行NRZI译码，并将其变换成单极性的二进进PCS子层。
2).接收时钟恢复（Receive Clo-ck Recovery）,将接收时钟恢复是由PLL完成的，此PLL锁定于从PMD子层接收据串行数据流上。PLL自动同步于串行数据流并从中提取时钟，最后将恢复时钟和NRZI译码后的数据流送到PCS子层。
当PMA接收子层没有检出任何接收信号时，PMA利用发送时钟作为PLL的参考标准时钟。在100Base-TX信号情况下，恢复出25MHz的时钟。而在10Base-T信号时时钟信号则是2.5MHz。
PMA接收子层的链路监视功能（Link Moni-toring Function）可以来监视接收时钟PLL。若接收时钟PLL没有捕获锁定的串行数据流，则产生一个差错信号。在一般情况下，PMA链路监视功能块连续统计与其连接的链路状态。若没有检出接收信号或者PLL误帧，则宣告接收通道差错。

3.PMD子层的主要功能有：数据流扰码/解忧、多跃变沿编译码功能及对接收信号进行直流恢复和自血压计匀衡。
扰码器（Scrambler）将普通的NRZI bit流利用键控、模2加的方法产生一个被扰码的数据流。如百兆以太网的MLT-3数据流。
解扰器（Descrambler）的作用是将被扰码的数据进行解扰，恢复成原NRZI数据信号。
直流恢复（DC Restoration）。在100Base-TX数据流的扰码和MLT-3的编码中，可能存在一定长度的连“0”或连“1”序列，使得数据流中产生直流分量，变压器的隔直也会引起信号“基线”的漂移，即“基线”信号从其正常额定直流值移动或漂移，而不利于接收机对于噪声的抑制特性，因此需要恢复信号原直流分量。
自适应均衡器（Adaptive Equalizer）。当数据在电缆中传输时，由于色散特性，将会导致信号失真和码间干扰（ISI:Inter Symbol Interference），因此在接收机中必需采取措施将进来的失真和码间干扰信号恢复成原信号。
自动均衡的方法之一是监视接收信号的能量，用以确定传输介质的长度，并据此调整均衡器的性能。因为，接收信号的幅度与传输的缆长是成正比的，所以若信号电平降低，则会增加均衡的总量，而便于补偿信号在线路中的损失。

4.AN子层的功能
自动协商子层（AN:Auto-Negotiation Sublayer）通常有以下功能：
1).确定在链路段介质或缆连接的另一端设备所具有的能力；
2).宣布远端链路设备中上述能力；
3).与链路远端设备交换彼此表征技术能力的数据参数，并且与远端链路设备建立协议，自动选择共有的最高性能工作模式。包括工作速率（10/100/1000Mbit/s）、传输介质和半/全双工模式。
与1000BASE-KX和10GBASE-KX4的PHY层模型不同，10GBASE-KR和40GBASE-KR4的PHY层模型中除掉传统的PCS子层、PMA子层、PMD子层和AN子层外，还多了一个FEC子层。

FEC即“前向纠错”的意思。
纠错编码的基本实现方法是在发送端将被传输的信息附上一些监督码元，这些多余的码元与信息码元之间以某种确定的规则相互关联(约柬)。接收端按照既定的规则校验信息码元与监督码元之间的关系，一旦传输发生差错，则信息码元与监督码元的关系就受到破坏，从而接收端可以发现错误乃至纠正错误。利用信道编码进行差错控制的系统基本上有三种：裣错重发(ARQ)、前向纠错(FEC)和混合纠错(HEC)。
ARQ(Automatic Repeat reQuest)系统的基本思想就是利用检错码，在接收端一旦发现数据出错，便反馈回去相应的信号，要求重发，这种系统的效率低，实时性差。FEC系统的基本思想是利用纠错码，在接收端发现错误时，根据接收到的码和编码规则，自动纠正传输中的错误，这种系统的实时性好，但是随着纠错能力的提高，编译码设备相对复杂。HEC系统是结合前向纠错和ARQ系统的优点，在纠错能力范围内，自动纠正错误，超出纠错范围则要求发送端重新发送，它是一种折衷的方案，实时性不是很好。
FEC 在现代通信工程中得到了广泛的运用。ITU-T在许多标准采用了 CRC 码 ,  ITU2T G.704 建议中规定用于同步复用设备复帧结构中，对于2048kbit/s设备的复帧结构采用了CRC-4,生成多项式为x4 + x + 1,  对于1554 kbit/ s 系列则采用了CRC-6 ,生成多项式为 x6 + x + 1 ，对于6312 kbit/ s 第 2 级设备则采用了CRC-5 ,生成多项式为 x5 + x4 + x2 + 1 。在 ITU2T G. 783 建议中规定SDH 复帧结构追踪字节J0 、J1 、J2 采用了CRC-7 。

附件:

通信人家园 (https://www.txrjy.com/)