通信人家园

标题: 用FPGA实现SDH设备时钟单元可行吗？难度有多大？ [查看完整版帖子] [打印本页]

时间: 2004-7-28 11:41

作者: SDH123456 标题: 用FPGA实现SDH设备时钟单元可行吗？难度有多大？

各位大侠帮帮忙，用FPGA实现SDH设备时钟单元可行吗？难度有多大？谢娄！

时间: 2004-7-28 15:04

作者: sdh123456

怎么没有人回答阿，帮帮忙阿

时间: 2004-7-28 17:12

作者: Joe_G

可以做PLL的一些功能，但是振荡器还是要选文度系数和线性较好的稳定的。

时间: 2004-7-28 17:41

作者: sdh123456

可以作PLL一些功能是什么意思？能够代替PLL吗？SDH时钟要求能够选择时钟源，提供跟踪、保持、自由震荡三种模式，用FPGA能实现这些功能吗？性能如何？实现难度大吗？

时间: 2004-7-29 09:23

作者: wanggull

可以的

时间: 2004-7-29 14:36

作者: sdh123456

能否说的具体些，谢谢！

时间: 2004-7-30 13:54

作者: 佛头着粪

买现成的芯片不好吗?

时间: 2004-7-31 03:35

作者: 家园客人

做控制当然行了；

时间: 2004-8-1 03:36

作者: 家园客人

要看什么样的时钟，如果是SEG设备，不行。质量太差

时间: 2004-8-10 08:21

作者: karlma

可以的。我们公司早期就是用FPGA实现的，后来做了ASIC，型号是RC7820。你如果感兴趣可以查看我们公司的网站：www.raycom.com.cn

时间: 2004-8-12 15:58

作者: garfunkel

我知道有人就用DSP来做高精度的时钟源！！
只是算法很难很难！！！

时间: 2006-6-5 08:05

作者: caopengzi

算法不是问题,可以下载修改烧到片子里就是了

时间: 2006-6-5 08:06

作者: caopengzi

我刚毕业,发现好多理论与现实还是有好多差距的

通信人家园 (https://www.txrjy.com/)